原创《数字逻辑和数字系统设计实验教学改革与》
该文是系统设计类毕业论文怎么写跟数字逻辑和教学改革和系统设计类在职研究生论文范文。
摘 要：从实验教学大纲变革、实验内容优化、实验环境改进等方面对“数字逻辑与数字系统设计”课程的实验教学进行阐述,重点分析综合设计类实验的实施方式和教学效果,并提出进一步的改革措施设想.
关键词：数字逻辑与数字系统设计；实验教学；综合设计实验
1 数字逻辑与数字系统设计实验改革思路
数字逻辑与数字系统设计课程是计算机大类的一门基础性课程,教学目的是培养和提高计算机专业人才的抽象思维能力及逻辑设计能力[1-2].哈工大计算机学院秉承着以学生为主体、以课程为核心、以激励学生的创造性思维为目标的实验教学思路,实验教学与理论课程采用点面结合、配合紧密、循序渐进的方式,以期提高学生的计算思维能力和自主创新能力,全方位地培养学生的工程素质和研究素质.同时为了提高通识教育与专业教育的契合度[3-5],2016年制定的新版《本科生培养方案》,数字逻辑与数字系统设计课程在实践层面做出了多项改革举措,扩充知识点覆盖深度和广度,突出理论知识的实践应用,更加注重学生逻辑思维能力、解决复杂工程问题的能力以及终身学习能力的锻炼和培养.
2 数字逻辑与数字系统设计实验改革实践
2.1 实验教学大纲改革
为了提高学生的创新和实践能力,数字逻辑与数字系统设计”课程在新的教学大纲中逐步增加了实验项目和实验学时,并增大了综合设计型实验项目的占比,如图1 所示.
2011—2014 年,实验学时为12 学时,共4次实验,每次实验包括4~6 个实验项目,实验总成绩占课程成绩的20%（即20 分）.实验内容中,设置了综合设计类型的实验项目,但由于课时的限制,内容相对简单,重点放在设计方法的掌握及设计思维的培养上.为了弥补不足,课程总成绩中增加了一项课后大作业的成绩,占课程成绩的10%（即10 分）,具体内容为学生自行设计并实现一个独立工作的数字系统.对于该部分,学生设计的居多,真正实现的较少,教学效果有一定瑕疵.
为了突出实验环节的重要性,2015 年将实验学时增加至16 学时,共6 次实验,实验成绩提高到29 分,课后大作业仍占10 分.此次改革中,单独使用1.5 学时作为一次综合设计类的硬件实验考试,满分5 分,具体内容为设计实现一个七段数码管显示译码器,要求学生灵活运用计数器、触发器、译码电路等知识,独立完成从设计、选片、连线、调试、排除故障到实现一个数字系统的全过程.
为了进一步提高学生解决实际问题的能力,以及增强学生对于数字系统设计过程全面掌控的能力,2017 年将综合设计类型的实验学时增加至6 学时,新增一项FPGA综合设计类型的实验,满分15 分,要求学生采用自顶向下的思想,使用硬件描述语言的手段,在FPGA 平台上设计实现一个完整的电子系统,具体内容及考核形式见3.1 节.
2.2 实验内容改革
2017 年,数字逻辑与数字系统设计课程为了提高学生参与实验教学的自主度,体现以学生为本的理念,在实验项目、实验类型等方面做了相应的改革.主要措施是提高了综合设计类型实验项目的占比,增加了选做实验的比例,使得不同程度的学生在实验课上能够根据自身情况有的放矢,突出个性化培养的重要性.
表1 所示为2017 年春季学期数字逻辑与数字系统设计课程的实验项目列表.课程实验学时16 学时,共6 次实验,其中2 次为综合设计型实验；在其他4 次实验中,设计型实验项目有12 项,占实验项目总数的63.2%,选做实验项目共7 项,占实验项目总数的36.8%.从表1 中可见,设计类的实验项目数量比例较大,且给出的选做实验项目范围也较大.
2.3 实验环境改革
2011 年,计算机学院根据当时的培养方案要求,自主开发设计了一套能够完成中规模芯片硬件连线设计和FPGA 可重构编程设计两种设计方式的实验平台,设计框图如图2 所示.实验平台分为硬件电路实验部分、信号源及信号检测部分、FPGA 可编程部件下载运行部分,其中,硬件电路实验部分和信号源及信号检测部分主要完成硬件实验,实验方式是硬件连线；FPGA 可编程部件下载运行部分配置FPGA 芯片,主要完成FPGA 实验,实验方式是使用硬件描述语言设计并下载.
基于平台框图设计,计算机学院与厂家合作量产了适合课程实验的SD2100 数字逻辑设计实验箱,实验台面板如图3 所示,其中,硬件电路实验部分能够完成基本门电路实验、触发器实验、计数器实验、交通灯实验等多种常用电路实验；FPGA 可编程部分最主要的器件是1 片XILINX 公司的XC3S500E 芯片和64K×16 位的RAM 芯片构成的50 万门逻辑电路核心板,能够支持FPGA 实验调试、下载及运行的完整流程.
随着近几年可编程器件的飞速发展,老实验台上配置的XC3S500E 芯片已经逐渐不能适应新的硬件市场.为了保持实验手段的先进性,促进学生在校学习与工作后的无缝连接,2016 年,我们购置了450 套口袋实验室开发板,其上配置了XILINX 公司的XC7A35T-1CSG324C 芯片, 以此代替SD2100 实验台中原有的FPGA 部分.开发板外观如图4 所示,具有大容量、高性能的特点,能实现更加复杂的设计内容,且体积小巧,携带方便,利于随时随地使用.
在实验课堂以外,为了支持学生在没有实际FPGA 开发板的情况下,也能够在远程使用真实的开发板,计算机学院搭建了硬件类远程虚拟实验平台,如图5 所示.文献[6] 详细介绍了该平台的架构及特色,该平台已在哈尔滨工业大学计算机学院及软件学院的本科教学中完成试点应用,取得一定成效,正逐步推广使用.远程硬件平台实现了硬件类课程“远实近虚、以虚补实、以实验虚”实验教学模式[7],弥补了硬件实验课堂时间紧、任务重的缺点,有效提高了实验教学效果.
3 实验教学改革效果
自2015—2017 年,课程实验经历了3 次重要的改革,其中力度最大的当属FPGA 综合设计类实验.该项实验以提高学生实验兴趣和创新能力为出发点,在实验方式和成绩评定方面变化较大.
3.1 FPGA 综合设计实验的实施方式
FPGA 综合设计实验共提供9 个实验项目,并鼓励学生自拟题目,要求学生使用硬件描述语言设计实现一个完整的数字系统,并能够在开发板上演示功能.实验方式采取课后设计实现、课上评定成绩的方式.最后一次实验课时,要求学生带着实现成功的系统,在开发板上现场演示各项功能,并回答老师的提问.实验教师则根据系统完成情况及答辩表现,当堂给出实验分数.这样一种成绩评定方式与传统实验课有所区别,更类似于毕业答辩的形式,需要学生对实验内容有更为深刻的理解.
3.2 实验项目实例
以电梯控制器的设计为例,要求设计一个电梯控制器的数字电路,能够模拟出日常生活中电梯在1~9 层楼之间上行、下行的功能,不同学生的设计成果各具特点,体现了不同的创造性思维.
3.2.1 行为级建模设计
图6 所示的学生设计中,直接利用逻辑语句实现,没有设计其他器件.这种设计属于行为级建模方式,描述了逻辑电路的输入—输出模型,而忽略了电路底层的内部实现和物理细节[8].
3.2.2 模块化的设计
图7 所示的设计使用自顶向下的设计方法,将各个功能模块化[9],其中,Timediv 模块将系统原有100MHZ 的频率分频为100HZ,Getled 模块输出每个楼层数对应的数码管形状,Main 模块负责判断电梯运行状态及控制电梯运行方式,test 主框架模块将所有模块连接起来,同时利用视觉延迟显示出所有七段数码管的形状.该种设计方式集成度较高,维护起来也较为简单.
3.2.3 基于IP 核的设计
图8 所示为基于IP 核的学生设计,学生将器件功能提炼并编码实现,再封装成自定义的IP核,大大提高了效率.利用IP 核设计电子系统,引用方便,修改基本元件的功能容易,适合长期进行硬件开发设计的人员[10].
通过3 个实例,我们看到,尽管题目设计要求相同,但是选择同样题目的学生的设计方式和最终设计成果都不尽相同,这充分体现出该类型的实验对于学生自主创新精神和实践能力的培养成效.
3.3 实验成绩分析
图9 为2017 年春季学期FPGA 综合设计实验现场答辩演示部分（满分10 分）的成绩分布情况,横坐标轴刻度表示成绩分数区间,纵坐标轴表示该分数区间内的人数,共统计392 名学生的成绩,9 分以上者173 名,占44.1%,6 分以下者共54 名,占13.7%.该项FPGA 综合设计实验成绩的优秀率为44.1%,及格率为86.3%,不及格率为13.7%.
从图9 中,我们看到该项实验的成绩不符合一般的正态分布规律,成绩分布在两端的比例较大,中间较少,这与实验的实际情况是相符合的,实验成绩真实地反映出了“会”与“不会”两种学生的存在,对于优秀学生起到激励促进作用,对于后进学生起到督促鞭策作用,也能够帮助一知半解的学生定位知识体系的薄弱环节,便于后续有针对性的学习.
此外,从实验成绩来看,获得优秀的同学不在少数,实验完成的效果比较好,证明大部分学生具有独立安装调试简单的电子电路,以及计算机仿真软件设计电子电路的能力.
4 实验教学改革设想
实验教学作为培养复合型人才的一个必经过程,是高校教学体系中重要的组成部分,其教学质量直接影响着人才培养的质量[11].数字逻辑与数字系统设计课程的实验教学仍然存在需要不断改革的方面,在实验内容和实验方式上都有待进一步提升.
（1）实验项目难度阶梯化.现有的实验项目难度跨度大,尤其是FPGA 设计类型的实验,由于受到实验学时的限制,课上只能进行实验开发环境的简单讲解,而最后的综合设计类实验较为复杂,但目前只能依靠学生课后自主学习.如果可以增加一个中间过渡难度的实验,使得各个实验项目复杂度能够形成阶梯化的递进形式,相信能够取得更加良好的实验效果.
（2）鼓励自定义IP 核的累积.利用Vivado设计套件的IP 集成器可以生成复杂系统设计[12],然而目前的实验课上没有时间讲解IP 核的封装及使用方法,硬件中心实验教师录制了几个视频教学内容,方便学生课下学习.实验教师应当鼓励学生多采用IP 核的设计,如果学生们能够养成良好的积累习惯,可以积累自己自定义的IP核,将前续课程的IP 核应用到后续课程的实验当中,避免重复的劳动量,在实验层面实现硬件系列课程的连通一贯性,同时也方便以后的课程学习和工作实战.
5 结 语
目前,实验中心开设的数字逻辑与数字系统设计课程实验采用硬件连线+FPGA 设计两种类型的实验手段,应用硬件实验箱+ 真实虚拟平台两种实验平台,利用教师课上教学+ 学生课下自学的手段,实现了课程实验的不断提升.经过实际教学实践证明,实验中心不断改革的多项措施,有效促进了实验教学效果,提高了学生工程意识和系统观的素养,体现了自主学习、合作学习及探究学习相结合的理念,值得进一步推进与完善.
参考文献：
[1] Kosuke I.Digital logic design for computer science students[J]. Journal of Computing Sciences in Colleges, 2005(1): 212-219．
[2] 韩建涛, 陈小天, 丁文霞. 加强实践环节的数字逻辑设计教学[J]. 计算机教育, 2014(24): 59-61．
[3] 崔金贵. 大学的卓越灵魂: 通识教育、教学改革与管理: 哈佛大学哈佛学院前院长哈瑞·刘易斯教授访谈录[J]. 高校教育管理,2014(4): 1-6．
[4] Ricardo H.Generally educated in the 21st Century: The importance of computer literacy in an undergraduate curriculum[C]//Proceedings of the Western Canadian Conference on Computing Education.Richmond, British Columbia Canada, 2014: 1-5．
[5] 何钦铭, 陆汉权, 冯博琴.计算机基础教学的核心任务是计算思维能力的培养:《九校联盟(C9)计算机基础教学发展战略联合声明》解读[J]. 中国大学教学, 2010(9): 5-9．
[6] 张彦航, 刘宏伟, 陈惠鹏, 等. 基于FPGA的硬件类课程远程虚拟实验平台[J]. 实验技术与管理, 2017, 34(1): 16-20．
[7] 史建焘, 李秀坤, 张宏莉. 虚拟仿真云平台下信息内容安全实验课建设[J].实验技术与管理, 2017(4): 9-13．
[8] Michael D C. Verilog HDL高级数字设计[M]. 张雅绮, 李锵, 译. 北京: 电子工业出版社, 2007．
[9] Zainalabedin N. Verilog 数字系统设计: RTL综合、测试平台与验证[M]. 2版. 李广军, 陈亦欧, 李林, 等, 译. 北京: 电子工业出版社, 2007．
[10] Charles H R, Larry L K. 逻辑设计基础[M]. 7版. 解晓萌, 杨清洪, 译. 北京: 清华大学出版社, 2016．
[11] 张春平, 胡慧. 教学型实验室建设与管理[J]. 实验技术与管理, 2017(4): 232-234．
[12] 孟宪元, 陈彰林, 陆佳华. Xilinx新一代FPGA设计套件Vivado应用指南[M]. 北京: 清华大学出版社, 2014．
（编辑：郭田珍）
系统设计论文参考资料：
概括总结：这篇文章为关于对不知道怎么写数字逻辑和教学改革和系统设计论文范文课题研究的大学硕士、系统设计本科毕业论文系统设计论文开题报告范文和文献综述及职称论文的作为参考文献资料。
